采用0.25μm CMOS工艺、适用于LVDS驱动器的高性能多相时钟生成器的设计

• 作者: 朱江 洪志良 陈钰
• 来源期刊: 半导体学报
• 学科: 工学
• 关键词: 锁相环 多相时钟生成器 环形压控振荡器 温度补偿 电源抑制比
• 年，卷（期）: 2001,（8）
• 所属期刊栏目: 研究论文
• 页码范围: 1069-1074
• 页数: 7页
• 分类号: TN402
• 字数: 2750字
• 语种: 中文
• DOI: 10.3321/j.issn:0253-4177.2001.08.024

摘要

提出了一种适用于LVDS驱动器的电荷泵锁相环(PLL)多相时钟生成器的设计方法，特别是在压控环形振荡器(VCO)设计中采用了高温度补偿和高电源抑制比的新技术，使得VCO的固定频率基本不受温度和电源电压变化的影响．采用UMC的0.25μm CMOS工艺模型，在Cadence的环境下用spectreS仿真器模拟，结果表明设计的PLL对于不同的PVT：SSS、TTT、FFF、SFS、FSF(头两个字母表示工艺变化引起的模型参数的变化，第三个字母表示系统工作条件：T为75℃，3.3V；S为125℃，3.0V；F为0℃，3.6V)，均能得到符合标准要求的7相时钟信号，其中VCO固定频率所对应的温度系数为32ppm/℃，电源反射比为0.2%/V．

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	洪志良	复旦大学电子工程系	161	1248	18.0	29.0
2	陈钰	复旦大学电子工程系	8	55	6.0	7.0
3	朱江	复旦大学电子工程系	4	27	3.0	4.0