论文降重
免费查重
推荐文章
基于FPGA的低抖动时钟锁相环设计方法
锁相环
数字时钟管理器
FPGA
可移植性
锁相环建模研究及仿真分析
锁相环
模型
PSpice
仿真
数字锁相环相位噪声影响因素分析
数字锁相环
相位噪声
频率合成器
全数字锁相环的设计及分析
全数字锁相环
FPGA
VHDL
数学模型
内容分析
关键词云
关键词热度
相关文献总数
(/次)
(/年)
引文网络
引文网络
二级参考文献 (0)
共引文献 (0)
参考文献 (0)
节点文献
引证文献 (0)
同被引文献 (0)
二级引证文献 (0)
1989(0)
- 参考文献(0)
- 二级参考文献(0)
- 引证文献(0)
- 二级引证文献(0)
研究主题发展历程
节点文献
复用设备
抖动
锁相环
四次群
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
通信技术与制造
主办单位：
邮电部眉山通信设备厂
出版周期：
季刊
ISSN：
CN：
开本：
出版地：
邮电部眉山通信设备厂技术情报室
邮发代号：
创刊时间：
语种：
出版文献量（篇）
378
总下载数（次）
1
总被引数（次）
0
期刊文献
相关文献
推荐文献
