基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
根据研究结果表明,在网络并行计算系统中,消息传递的内容很少是栈(Stack)中的数据,而主要是堆(Heap)中的数据.根据这个定性分析以及定量统计结论,结合存储器技术的进展,在网络并行计算中的网络接口上引入消息存储器,使得网络并行计算中各个结点可以直接访问其他结点的消息存储器.本文给出在这种消息存储器网络接口在PCI总线上的实践.对比了采用完全ASIC设计的通用原始方案与在PCI总线上采用嵌入处理机的方案之间的差异,根据对比结果,得出采用嵌入处理机的方案可以在完成同样功能的情况下,获得更高的计算与通信的重叠性.所以本文修改了原始的MMNI设计方案,把消息队列的管理也交由嵌入处理机完成.最后本文给出一种性能分析的模型,给出了在PCI总线上消息存储器网络接口的具体性能数据.
推荐文章
PowerPC 60x总线的存储器控制器的设计与实现
PowerPC 60x总线
存储器控制器
复杂可编程逻辑器件
嵌入式系统
高端SOC芯片的外部存储器接口设计
SOC
接口设计
SRAM
NandFlash
Verilog
Memory Switch
路径度量存储器及其接口的设计
MMU
Viterbi译码器,FPGA
VC5402与外部存储器的接口设计
CPLD
VC5402
存储器扩展
数据采集
数据处理
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 消息存储器网络接口设计在PCI总线上的实践与性能分析
来源期刊 小型微型计算机系统 学科 工学
关键词 网络并行计算系统 网络接口 消息存储器 PCI总线
年,卷(期) 2001,(8) 所属期刊栏目
研究方向 页码范围 901-905
页数 5页 分类号 TP302.1
字数 6787字 语种 中文
DOI 10.3969/j.issn.1000-1220.2001.08.002
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 马群生 清华大学计算机科学与技术系 13 118 5.0 10.0
2 李三立 清华大学计算机科学与技术系 59 583 13.0 21.0
3 唐瑞春 清华大学计算机科学与技术系 7 19 2.0 4.0
4 武剑锋 清华大学计算机科学与技术系 6 20 3.0 4.0
5 戈弋 清华大学计算机科学与技术系 8 33 4.0 5.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (8)
共引文献  (2)
参考文献  (4)
节点文献
引证文献  (1)
同被引文献  (0)
二级引证文献  (0)
1981(1)
  • 参考文献(0)
  • 二级参考文献(1)
1994(1)
  • 参考文献(0)
  • 二级参考文献(1)
1995(2)
  • 参考文献(0)
  • 二级参考文献(2)
1996(2)
  • 参考文献(1)
  • 二级参考文献(1)
1997(2)
  • 参考文献(1)
  • 二级参考文献(1)
1998(2)
  • 参考文献(0)
  • 二级参考文献(2)
1999(1)
  • 参考文献(1)
  • 二级参考文献(0)
2000(1)
  • 参考文献(1)
  • 二级参考文献(0)
2001(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2006(1)
  • 引证文献(1)
  • 二级引证文献(0)
研究主题发展历程
节点文献
网络并行计算系统
网络接口
消息存储器
PCI总线
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
小型微型计算机系统
月刊
1000-1220
21-1106/TP
大16开
辽宁省沈阳市东陵区南屏东路16号
8-108
1980
chi
出版文献量(篇)
11026
总下载数(次)
17
总被引数(次)
83133
  • 期刊分类
  • 期刊(年)
  • 期刊(期)
  • 期刊推荐
论文1v1指导