基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
为了在实际中更好地利用卷积码的优异性能,文章从应用角度出发,对卷积码的译码方法进行了分析,给出了在不同的情况下,如何利用各种译码方法,得到理论性能和实际应用的最佳结合.同时对维特比译码算法中量度值的计算提出了一种改进算法,该改进算法有效地提高了卷积码的译码速度.
推荐文章
卷积码Viterbi译码算法的FPGA实现
差错控制
Viterbi译码
FPGA实现
卷积码
LTE中卷积码的译码器设计与FPGA实现
LTE
Tail-biting卷积码
维特比译码算法
固定延迟译码
FPGA
基于 SOVA 的固定时延咬尾卷积码译码算法
咬尾卷积码
软输出 viterbi 算法
固定时延
软信息
基于FPGA的卷积码Viterbi译码器性能研究
卷积码
Viterbi译码
VHDL
幸存路径
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 卷积码的译码方法分析
来源期刊 信息工程大学学报 学科 工学
关键词 大数逻辑译码 维特比译码 序列译码 网格图 树图
年,卷(期) 2004,(1) 所属期刊栏目 信息与通信工程
研究方向 页码范围 33-36
页数 4页 分类号 TP911.2
字数 4394字 语种 中文
DOI 10.3969/j.issn.1671-0673.2004.01.010
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 刘玉君 信息工程大学信息工程学院 40 221 9.0 13.0
2 邢庆君 信息工程大学信息工程学院 3 44 2.0 3.0
3 王云鹤 信息工程大学信息工程学院 1 18 1.0 1.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (0)
参考文献  (0)
节点文献
引证文献  (18)
同被引文献  (4)
二级引证文献  (1)
2004(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2005(1)
  • 引证文献(1)
  • 二级引证文献(0)
2006(2)
  • 引证文献(2)
  • 二级引证文献(0)
2007(3)
  • 引证文献(3)
  • 二级引证文献(0)
2008(2)
  • 引证文献(2)
  • 二级引证文献(0)
2009(3)
  • 引证文献(3)
  • 二级引证文献(0)
2010(2)
  • 引证文献(2)
  • 二级引证文献(0)
2011(3)
  • 引证文献(2)
  • 二级引证文献(1)
2012(1)
  • 引证文献(1)
  • 二级引证文献(0)
2014(2)
  • 引证文献(2)
  • 二级引证文献(0)
研究主题发展历程
节点文献
大数逻辑译码
维特比译码
序列译码
网格图
树图
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
信息工程大学学报
双月刊
1671-0673
41-1196/N
大16开
郑州市科学大道62号
2000
chi
出版文献量(篇)
2792
总下载数(次)
2
总被引数(次)
9088
论文1v1指导