一种高速卷积编解码器的FPGA实现

• 作者: 周少骞 周希侠 朱克勤
• 来源期刊: 上海航天
• 学科: 工学
• 关键词: 现场可编程逻辑器件 超高速集成电路硬件描述语言 卷积编码 软判决维特比译码算法 增信删余
• 年，卷（期）: 2004,（3）
• 所属期刊栏目: 论文与报告
• 页码范围: 29-33
• 页数: 5页
• 分类号: TN911.22
• 字数: 2498字
• 语种: 中文
• DOI: 10.3969/j.issn.1006-1630.2004.03.007

摘要

在现场可编程逻辑器件(FPGA)的基础上,采用模块化设计,将超高速集成电路硬件描述语言(VHDL)和原理图混合输入,设计了一种可实现数据高速传输的卷积编码器和维特比译码器.在编码器和译码器中采用(7,3/4)增信删余方式以提高编译码效率.设计的维特比译码器速率可达100 Mb/s.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	周希侠		3	11	1.0	3.0
2	周少骞		6	16	2.0	4.0
3	朱克勤		7	39	4.0	6.0