原文服务方: 微电子学与计算机       
摘要:
介绍了参数化的BCH编解码器的设计,并用verilog HDL实现.可由外部端口输入信号配置编码参数,以适应各种通信环境,达到最佳的数据传输率.工作时钟频率为500MHz.
推荐文章
一种优化的BCH编解码器的设计与实现?
BCH码
NAND Flash
16位并行操作
3级流水线
光纤通信用高速级联码编解码器的设计
超强前向纠错
级联码
编解码器
RS
BCH
FPGA
光纤扩频通信系统中光编解码器的研究
扩频通信
光纤通信
光编解码器
基于FPGA的S模式并行数据编解码器设计
二次雷达
S模式
现场可编程逻辑门阵列
循环冗余校验
并行CRC算法
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 可配置参数的BCH编解码器的设计
来源期刊 微电子学与计算机 学科
关键词 纠错编码 BCH 可配置编码长度 纠错能力
年,卷(期) 2007,(3) 所属期刊栏目
研究方向 页码范围 167-170
页数 4页 分类号 TN4
字数 语种 中文
DOI 10.3969/j.issn.1000-7180.2007.03.047
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 刘伯安 清华大学微电子学研究所 16 65 5.0 7.0
2 张海燕 清华大学微电子学研究所 22 241 7.0 15.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (1)
共引文献  (1)
参考文献  (1)
节点文献
引证文献  (6)
同被引文献  (1)
二级引证文献  (6)
1985(1)
  • 参考文献(0)
  • 二级参考文献(1)
2002(1)
  • 参考文献(1)
  • 二级参考文献(0)
2007(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2008(2)
  • 引证文献(2)
  • 二级引证文献(0)
2009(2)
  • 引证文献(2)
  • 二级引证文献(0)
2010(3)
  • 引证文献(2)
  • 二级引证文献(1)
2011(1)
  • 引证文献(0)
  • 二级引证文献(1)
2012(2)
  • 引证文献(0)
  • 二级引证文献(2)
2013(1)
  • 引证文献(0)
  • 二级引证文献(1)
2019(1)
  • 引证文献(0)
  • 二级引证文献(1)
研究主题发展历程
节点文献
纠错编码
BCH
可配置编码长度
纠错能力
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
微电子学与计算机
月刊
1000-7180
61-1123/TN
大16开
1972-01-01
chi
出版文献量(篇)
9826
总下载数(次)
0
总被引数(次)
59060
  • 期刊分类
  • 期刊(年)
  • 期刊(期)
  • 期刊推荐
论文1v1指导