RTL数据通路模拟矢量自动生成方法研究与实现

• 作者: 李思昆 李暾 郭阳
• 来源期刊: 计算机辅助设计与图形学学报
• 学科: 工学
• 关键词: VLSI 数据通路 约束逻辑编程 模拟矢量自动生成
• 年，卷（期）: 2004,（8）
• 所属期刊栏目: VLSI设计与测试及电子设计自动化
• 页码范围: 1062-1069
• 页数: 8页
• 分类号: TP319
• 字数: 5496字
• 语种: 中文
• DOI: 10.3321/j.issn:1003-9775.2004.08.007

摘要

针对已有的RTL数据通路模拟矢量自动生成方法的不足,提出一种利用约束逻辑编辑(CLP)自动生成数据通路模拟矢量的新方法.该方法首先对给定的Verilog RTL描述采用程序切片进行设计化简,然后对化简后的结果基于位向量算术原理生成CLP约束,并利用CLP求解器GProlog进行约束求解,最终生成满足输出要求的模拟矢量.该方法约束求解速度快,生成的约束是统一的,得到的模拟矢量较完备,能满足模拟验证的要求.实验结果表明,文中方法是一种高效的RTL数据通路模拟矢量自动生成方法.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	郭阳	国防科学技术大学计算机科学与技术学院	39	252	9.0	14.0
2	李暾	国防科学技术大学计算机科学与技术学院	29	182	7.0	12.0
3	李思昆	国防科学技术大学计算机科学与技术学院	133	1339	18.0	31.0