功耗限制下RTL数据通路非扫描BIST方法的延时分析

• 作者: 尤志强 张大方
• 来源期刊: 计算技术与自动化
• 关键词: 可测性设计 RTL数据通路 内建自测试 延时开销 低功耗测试
• 年，卷（期）: 2006,（3）
• 所属期刊栏目: 计算机软件及应用
• 页码范围: 54-57
• 页数: 4页
• 分类号: TP302
• 语种: 中文
• DOI: 10.3969/j.issn.1003-6199.2006.03.016

摘要

可测性设计(DFT)方法广泛应用于数字电路测试中.通过添加测试硬件,用来降低测试的复杂性.但添加测试硬件后,往往会引起电路的延时变大,从而降低电路的性能,甚至引起延时故障.针对寄存器传输级(RTL)数据通路,文献[1]提出了两种功耗限制下非扫描内建自测试(BIST)方法.跟以前的方法相比较,这两个方法取得较短的测试应用时间和较低的测试硬件开销.本文对这两个方法对电路延时的影响进行分析.实验结果表明,在保持同样的测试应用时间和测试硬件开销的前提下,电路的延时有稍微增加.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	尤志强	湖南大学软件学院	32	128	5.0	9.0
2	张大方	湖南大学软件学院	295	2498	22.0	33.0