基于SystemC的RISC CPU行为描述

• 作者: 吕文蔚 周剑扬 李诗勤 蒋小刚 陈辉煌
• 来源期刊: 厦门大学学报(自然科学版)
• 学科: 工学
• 关键词: SystemC SPARC 精简指令集 软硬件协同设计
• 年，卷（期）: 2004,（1）
• 所属期刊栏目: 研究论文
• 页码范围: 40-45
• 页数: 6页
• 分类号: TP391.9
• 字数: 3289字
• 语种: 中文
• DOI: 10.3321/j.issn:0438-0479.2004.01.011

摘要

探讨了一种基于SystemC的RISC CPU建模方法,建立了一个SPARC精简指令集CPU的整数单元(IU)行为级模型.该模型作为指令集仿真器(ISS),基本达到了RISC CPU的功能要求,为程序提供了一个CPU模拟平台,减少了软硬件协同设计的周期,这对片上系统SOC的实现具有重要的意义.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	陈辉煌	厦门大学计算机与信息工程学院	35	365	10.0	18.0
2	周剑扬	厦门大学计算机与信息工程学院	30	233	6.0	14.0
3	李诗勤	厦门大学电子工程系	4	10	2.0	3.0
4	蒋小刚	厦门大学电子工程系	1	4	1.0	1.0
5	吕文蔚	厦门大学电子工程系	1	4	1.0	1.0