8位RISC_CPU可测性设计

• 作者: 俞珍传 贺磊 邢万 陆锋
• 来源期刊: 科技与创新
• 关键词: 可测性设计 扫描单元 内建自测试
• 年，卷（期）: 2009,（5）
• 所属期刊栏目: 电子设计
• 页码范围: 279-280,141
• 页数: 3页
• 分类号: TN402
• 语种: 中文
• DOI: 10.3969/j.issn.1008-0570.2009.05.116

摘要

本文介绍了一款RISC_CPU的可测性设计,为了提高芯片的可测性,采用了扫描设计和存储器内建自测试,这些技术的使用为该芯片提供了方便可靠的测试方案.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	陆锋	中国电子科技集团第58研究所江南大学信息工程学院	19	27	3.0	4.0
2	贺磊	江南大学信息工程学院	3	2	1.0	1.0
3	邢万	江南大学信息工程学院	2	2	1.0	1.0
4	俞珍传	立信职教中心校江南大学信息工程学院	1	0	0.0	0.0