利用FPGA实现DDR存储器控制器

• 作者: 侯朝焕 刘明刚 柯昌松
• 来源期刊: 计算机工程与应用
• 学科: 工学
• 关键词: DDR存储器控制器 FPGA 时钟锁相环
• 年，卷（期）: 2004,（34）
• 所属期刊栏目: 开发设计
• 页码范围: 110-111,224
• 页数: 3页
• 分类号: TP332.3
• 字数: 1483字
• 语种: 中文
• DOI: 10.3321/j.issn:1002-8331.2004.34.035

摘要

DDR SDRAM以双倍的数据速率已成为存储器的主流,但目前广泛应用的微处理器和数字信号处理器并不支持DDR SDRAM.该文介绍一种通用DDR SRAM控制器的设计,以解决目前所存在的微处理器与DDR SDRAM之间的接口问题.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	侯朝焕	中科院声学所数字集成部	5	33	3.0	5.0
2	柯昌松	中科院声学所数字集成部	2	25	2.0	2.0
3	刘明刚	中科院声学所数字集成部	2	25	2.0	2.0