一种新结构异步FIFO的ASIC设计

• 作者: 丁晓磊 周磊 朱恩 朱礼安 苏俊杰 赵梅 顾皋蔚
• 来源期刊: 南京师范大学学报（工程技术版）
• 学科: 工学
• 关键词: 异步FIFO ASIC 整体移位 缓冲寄存器组
• 年，卷（期）: 2005,（2）
• 页码范围: 14-17
• 页数: 4页
• 分类号: TN432
• 字数: 2878字
• 语种: 中文
• DOI: 10.3969/j.issn.1672-1292.2005.02.004

摘要

介绍了一种新结构异步FIFO(First In First Out)电路的实现方案,运用整体移位实现数据正确写入和输出,使用缓冲寄存器组存放移位产生的多余数据,适用于频率不成整数倍的异步时钟域之间的数据传输.利用串联的D触发器作为同步器,避免产生亚稳态,实现异步信号的同步.采用自顶向下、基于0.18μm标准单元库的半定制ASIC(Application Specific Integrated Circuit)流程对其进行设计:使用Verilog硬件描述语言,利用VCS及Modelsim进行时序和功能仿真、Synopsys DC完成逻辑综合、ApolloⅡ实现自动布局布线.将该方案与传统的异步FIFO实现方案进行比较,面积大约缩小一半,工作速度提高约三分之一.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	朱恩	东南大学射频与光电集成电路研究所	64	419	9.0	16.0
2	苏俊杰	东南大学射频与光电集成电路研究所	6	21	2.0	4.0
3	顾皋蔚	东南大学射频与光电集成电路研究所	4	24	2.0	4.0
4	周磊	东南大学射频与光电集成电路研究所	18	90	6.0	8.0
5	赵梅	东南大学射频与光电集成电路研究所	5	39	4.0	5.0
6	丁晓磊	东南大学射频与光电集成电路研究所	3	29	3.0	3.0
7	朱礼安	东南大学射频与光电集成电路研究所	1	13	1.0	1.0