一种基于FPGA的数字锁相环测速实现方法

• 作者: 岳喜成 王广平 马选谋
• 来源期刊: 宝鸡文理学院学报（自然科学版）
• 学科: 工学
• 关键词: 数字锁相环 变模计数器 中心频率 数字鉴相器
• 年，卷（期）: 2005,（1）
• 所属期刊栏目: 理论研究
• 页码范围: 56-59
• 页数: 4页
• 分类号: TP273.8|TN911.72
• 字数: 2059字
• 语种: 中文
• DOI: 10.3969/j.issn.1007-1261.2005.01.015

摘要

通过锁相环路的应用介绍,说明了全数字锁相环的优点,详细讨论了如何在FPGA中利用Verilog语言VHDL语言混和实现全数字锁相测速方案和利用锁相环DPLL中,可逆计数器模值的能修改特性,来控制DPLL的跟踪补偿和锁定时间,DPLL的中心频率以及消除"纹波"的方法.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	岳喜成	宝鸡文理学院物理系	12	36	3.0	5.0
2	王广平	宝鸡职业技术学院工学部	15	13	2.0	3.0
3	马选谋	宝鸡职业技术学院工学部	3	9	2.0	3.0