基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
推荐文章
基于RTL级硬件木马的检测方法
硬件木马
AES基准木马
RTL级
Verilog
perl
Viterbi解码器RTL级设计优化
卷积码
Viterbi解码器
寄存器传输级
数字通信系统
基于SystemC的系统级芯片设计方法研究
SOC
SystemC
RS编码器
Verilog HDL
系统级芯片设计语言和验证语言的发展
设计验证
系统芯片
设计语言
验证语言
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 在RTL级革新系统级单芯片设计方法
来源期刊 中国集成电路 学科 工学
关键词
年,卷(期) 2005,(4) 所属期刊栏目 EDA
研究方向 页码范围 31-38
页数 8页 分类号 TN4
字数 8762字 语种 中文
DOI
五维指标
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (0)
参考文献  (0)
节点文献
引证文献  (1)
同被引文献  (0)
二级引证文献  (0)
2005(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2010(1)
  • 引证文献(1)
  • 二级引证文献(0)
引文网络交叉学科
相关学者/机构
期刊影响力
中国集成电路
月刊
1681-5289
11-5209/TN
大16开
北京朝阳区将台西路18号5号楼816室
1994
chi
出版文献量(篇)
4772
总下载数(次)
6
总被引数(次)
7210
论文1v1指导