基于DDR SDRAM 控制器时序分析的模型

• 作者: 唐志敏 程晓东 郑为民
• 来源期刊: 计算机工程
• 学科: 工学
• 关键词: 时钟逻辑方程 DDR SDRAM 控制器 时序模型
• 年，卷（期）: 2005,（17）
• 所属期刊栏目: 工程应用技术与实现
• 页码范围: 182-184
• 页数: 3页
• 分类号: TP332
• 字数: 3110字
• 语种: 中文
• DOI: 10.3969/j.issn.1000-3428.2005.17.067

摘要

定义了时钟单位阶跃信号C(n),提出了一种利用带相对时钟坐标的逻辑方程表示逻辑信号的方法;通过对所设计的DDR SDRAM控制器的读写时序的分析,建立了控制器主要信号的时序表达式,并利用所建立的时钟逻辑方程对DDR 控制器的读过程进行了简单的分析.这种方法可以应用到内存系统的带宽和延时估计方面,比较直观.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	郑为民	中国科学院计算技术研究所	28	272	6.0	16.0
2	唐志敏	中国科学院计算技术研究所	57	942	17.0	29.0
3	程晓东	中国科学院计算技术研究所	5	37	1.0	5.0