一款低功耗SoC芯片的时钟管理策略

• 作者: 戴红卫 王琴 郭炜 韩泽耀
• 来源期刊: 微电子学与计算机
• 关键词: 协同设计 时钟网络 功耗
• 年，卷（期）: 2005,（3）
• 页码范围: 32-35
• 页数: 4页
• 分类号: TN4
• 语种: 中文
• DOI: 10.3969/j.issn.1000-7180.2005.03.009

摘要

文章提出一种系统级和RTL级协同设计的时钟管理策略,显著地降低了时钟网络的动态功耗,弥补了现有工具只能在设计后期才能发挥作用的不足,达到降低整个SoC芯片功耗的目的;同时,分析该方案实现中可能存在的问题,并给出解决方案.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	王琴	上海交通大学微电子学院	74	297	11.0	16.0
2	韩泽耀	上海交通大学微电子学院	18	142	6.0	11.0
3	郭炜	上海交通大学微电子学院	41	235	10.0	13.0
4	戴红卫	上海交通大学微电子学院	1	18	1.0	1.0