一种64位浮点乘加器的设计与实现

• 作者: 沈绪榜 白永强 靳战鹏
• 来源期刊: 计算机工程与应用
• 学科: 工学
• 关键词: 改进Booth2算法 浮点乘加器 Wallace树 全定制
• 年，卷（期）: 2006,（18）
• 所属期刊栏目: 产品、研发、测试
• 页码范围: 95-98
• 页数: 4页
• 分类号: TP312
• 字数: 2382字
• 语种: 中文
• DOI: 10.3321/j.issn:1002-8331.2006.18.031

摘要

乘加操作是许多科学与工程应用中的基本操作,特别是在图形加速器和DSP等应用领域,浮点乘加器有着广泛的应用.论文针对PowerPC603e微处理器系统,基于SMIC 0.25μm 1P5M CMOS工艺,采用正向全定制的电路及版图设计方法,设计实现了一个综合使用改进Booth算法、平衡的4-2压缩器构成的Wallace树形结构、先行进位加法器的支持IEEE-754标准的64bit浮点乘加器.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	靳战鹏	西北工业大学计算机学院	7	80	5.0	7.0
2	白永强	西北工业大学计算机学院	4	24	3.0	4.0
3	沈绪榜	西北工业大学计算机学院	23	173	8.0	12.0