一种快速SIMD浮点乘加器的设计与实现

• 作者: 侯申 刘衡竹 吴铁彬 张剑锋 杨惠
• 来源期刊: 计算机工程与科学
• 学科: 工学
• 关键词: 浮点乘法 浮点乘累加 SIMD 双单精度
• 年，卷（期）: 2012,（1）
• 所属期刊栏目: 计算机体系结构
• 页码范围: 69-73
• 分类号: TP332.2
• 字数: 2528字
• 语种: 中文
• DOI: 10.3969/j.issn.1007-130X.2012.01.012

摘要

本文设计和实现了5级全流水SIMD浮点乘加器,支持双精度和双单精度浮点乘法、乘累加(减)操作,用Modelsim和NC Verilog测试和验证了RTL代码实现,基于65nm工艺采用Synopsys公司的Design Complier工具综合硬件实现,运行频率可达714.286MHz.结果表明,相比文献[3]中经典的低延迟乘加结构,在相同综合条件下性能提升了17.89％,面积增加了6.61％,功耗降低了25.08％.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	刘衡竹	国防科学技术大学计算机学院	12	114	5.0	10.0
2	张剑锋	国防科学技术大学计算机学院	3	5	1.0	2.0
3	杨惠	国防科学技术大学计算机学院	4	11	2.0	3.0
4	吴铁彬	国防科学技术大学计算机学院	2	5	1.0	2.0
5	侯申	国防科学技术大学计算机学院	1	5	1.0	1.0