一种新型数字高精度伪码快速捕获延迟锁定环的设计与实现

• 作者: 张树勇 曹永刚 郭岩
• 来源期刊: 飞机设计
• 学科: 航空航天
• 关键词: FPGA 伪码 捕获 跟踪
• 年，卷（期）: 2007,（5）
• 页码范围: 76-80
• 页数: 5页
• 分类号: V243
• 字数: 3190字
• 语种: 中文
• DOI: 10.3969/j.issn.1673-4599.2007.05.016

摘要

介绍了一种新型全并行快速捕获延迟锁定环的设计与FPGA实现,捕获时间小于等于一个伪码周期,抗干扰容限大于80 dB.此快速捕获延迟锁定环实现127路全并行捕获和高精度跟踪,仅需存储130个PN码表,相对于其他并行捕获延迟锁定环或串并结合的环路,存储量约小2/3,并具有较高捕获精度.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	郭岩	中国人民解放军驻沈阳飞机工业(集团)有限公司军事代表室	9	29	3.0	5.0
2	张树勇	中国人民解放军驻沈阳飞机工业(集团)有限公司军事代表室	8	22	3.0	4.0
3	曹永刚	中国人民解放军驻沈阳飞机工业(集团)有限公司军事代表室	3	28	2.0	3.0