基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
提出了一种基于IEEE754标准的双精度浮点乘法器的流水线设计方法. 该方法面向32bit数据通路的数字信号处理器,每个64bit双精度浮点操作数划分为2个32bit数据, 采用32bit×32bit无符号阵列乘法器实现有效数的相乘,并通过控制部分积与其选择信号在流水线中的同步传递,用1个66bit加法器实现了4个部分积的相加. 采用提出的舍入方法完成了有效数的舍入. 整个双精度浮点乘法器的设计分为10级流水线. 硬件仿真验证了该方法的正确性和有效性.
推荐文章
基于FPGA的高速流水线浮点乘法器设计
FPGA
布思算法
部分积压缩
流水线
浮点乘法器
基于快速舍入的双精度浮点乘法器的设计
浮点乘法
乘法器
快速舍入
Radix-16 Booth流水线乘法器的设计
乘法器
Booth算法
流水线
压缩阵列
基于Pezaris算法的流水线阵列乘法器设计
阵列乘法器
Pezaris算法
流水线
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 10级流水线双精度浮点乘法器的设计
来源期刊 北京理工大学学报 学科 工学
关键词 双精度浮点数 乘法器 流水线
年,卷(期) 2007,(4) 所属期刊栏目 光学与电子工程
研究方向 页码范围 349-353
页数 5页 分类号 TP302.2
字数 2987字 语种 中文
DOI 10.3969/j.issn.1001-0645.2007.04.016
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 胡正伟 北京理工大学信息科学技术学院电子工程系 7 15 2.0 3.0
5 仲顺安 北京理工大学信息科学技术学院电子工程系 54 185 7.0 10.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (6)
共引文献  (19)
参考文献  (2)
节点文献
引证文献  (2)
同被引文献  (2)
二级引证文献  (1)
1964(1)
  • 参考文献(0)
  • 二级参考文献(1)
1991(2)
  • 参考文献(0)
  • 二级参考文献(2)
1992(1)
  • 参考文献(0)
  • 二级参考文献(1)
1996(1)
  • 参考文献(0)
  • 二级参考文献(1)
1999(1)
  • 参考文献(0)
  • 二级参考文献(1)
2001(1)
  • 参考文献(1)
  • 二级参考文献(0)
2003(1)
  • 参考文献(1)
  • 二级参考文献(0)
2007(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2012(1)
  • 引证文献(1)
  • 二级引证文献(0)
2013(1)
  • 引证文献(1)
  • 二级引证文献(0)
2019(1)
  • 引证文献(0)
  • 二级引证文献(1)
研究主题发展历程
节点文献
双精度浮点数
乘法器
流水线
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
北京理工大学学报
月刊
1001-0645
11-2596/T
大16开
北京海淀区中关村南大街5号
82-502
1956
chi
出版文献量(篇)
5642
总下载数(次)
13
  • 期刊分类
  • 期刊(年)
  • 期刊(期)
  • 期刊推荐
论文1v1指导