基于Verilog HDL的流水线模型机的设计与实现

• 作者: 彭一凡 易小琳
• 来源期刊: 北京工业大学学报
• 学科: 工学
• 关键词: 流水线 Verilog HDL描述 微处理器 确定的有限状态自动机
• 年，卷（期）: 2007,（10）
• 所属期刊栏目: 计算机科学
• 页码范围: 1096-1101
• 页数: 6页
• 分类号: TP303
• 字数: 4101字
• 语种: 中文
• DOI: 10.3969/j.issn.0254-0037.2007.10.018

摘要

为了提高模型机指令执行的并行性,使用Verilog HDL并采取top-down设计方法,利用确定的有限状态自动机(DFA)理论,设计并实现了一台具有指令级并行性的流水线模型机的方案.阐述了该流水线模型机的DFA设计算法与Verilog HDL的实现方法,并给出了相应的仿真测试.测试结果证明,该模型机能并行处理4条指令,并具有预取指令和旁路功能.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	易小琳	北京工业大学计算机学院	12	155	6.0	12.0
2	彭一凡	北京工业大学计算机学院	1	6	1.0	1.0