一种基于高频时钟产生电路的DLL的研究

• 作者: 姜炜阳 杨文荣
• 来源期刊: 科技与创新
• 关键词: 锁相环 延迟锁相环 压控延迟线 鉴相器 电荷泵 倍频器
• 年，卷（期）: 2007,（35）
• 所属期刊栏目: 电子设计
• 页码范围: 270-272
• 页数: 3页
• 分类号: TN432
• 语种: 中文
• DOI: 10.3969/j.issn.1008-0570.2007.35.109

摘要

本文给出了一种采用自偏置技术的低抖动延迟锁相环,可应用于高频时钟产生电路.分析了环路带宽和工作频率的关系,并给出了各模块具体的电路设计.在0.35μm标准CMOS工艺、3.3V工作电压下进行了模拟仿真,在100MHz的参考输入频率下,DLL锁定时间为1μs,VCDL输出的相位抖动为17μs,倍频器输出的相位抖动为90μs.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	杨文荣	上海大学微电子中心	32	164	8.0	10.0
2	姜炜阳	上海大学微电子中心	1	8	1.0	1.0