一种基于相对延时比模型的全数字时钟电路产生器

• 作者: 乔树山 孙雅芃 张福海 谢正章 赵慧冬 黑勇
• 来源期刊: 微电子学与计算机
• 关键词: 低功耗 全数字 时钟生成器 相对延时比模型
• 年，卷（期）: 2017,（6）
• 页码范围: 49-53
• 页数: 5页
• 分类号: TN492
• 语种: 中文

摘要

设计了一种应用于低功耗领域的基于相对延时比模型的全数字时钟生成器,解决了环形振荡器产生振荡周期受到工艺偏差、环境温度偏移和供电电压抖动等因素影响的问题.该时钟生成器由相对延时比生成器、映射译码单元和数字控制振荡器组成.一款10～40 MHz频率可调节的全数字时钟电路生成器基于smic180 nm CMOS工艺库,整个芯片面积(除IOpad)为1.02 mm2.测试结果表明,当目标频率设定为25 MHz,在供电电压在1.6～2V,环境温度在o～80℃变化时,该时钟生成器的最大输出频率误差为3％,输出时钟相位噪声在1 MHz频偏处为-114.82 dBc/Hz,具有良好的频率稳定性.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	黑勇	中国科学院微电子研究所	86	477	11.0	16.0
5	乔树山	中国科学院微电子研究所	53	272	9.0	14.0
9	张福海	南开大学电子信息与光学工程学院	17	37	4.0	5.0
10	赵慧冬	中国科学院微电子研究所	6	8	2.0	2.0
14	孙雅芃	南开大学电子信息与光学工程学院	2	0	0.0	0.0
15	谢正章	中国科学院微电子研究所	1	0	0.0	0.0