CMOS集成时钟恢复电路设计

• 作者: 李学初 秦世才 陈浩琼 高清运
• 来源期刊: 电子与信息学报
• 学科: 工学
• 关键词: 时钟恢复 100MHz PHY Hogge鉴相器 锁相环
• 年，卷（期）: 2007,（6）
• 所属期刊栏目: 论文
• 页码范围: 1496-1499
• 页数: 4页
• 分类号: TN432
• 字数: 3568字
• 语种: 中文

摘要

该文设计了一个集成时钟恢复电路,恢复时钟的频率为125MHz.通过采用电流相减技术等补偿措施,很大程度上降低了振荡器的压控增益,从而在不影响电路性能的前提下大大地降低了芯片面积.本设计采用0.25μm标准CMOS工艺实现,有效芯片面积小于0.2mm2,功耗仅10mW.在各种工艺角、温度以及供电电源条件下的仿真结果均表明,该电路相位偏差小于200ps,时钟抖动的峰峰值小于150ps.该文对一个采用本时钟恢复电路的100MHz PHY系统进行流片、测试,验证了时钟恢复电路能够正常工作.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	秦世才	南开大学信息技术科学学院	32	263	11.0	15.0
2	陈浩琼	南开大学信息技术科学学院	13	73	3.0	8.0
3	高清运	南开大学信息技术科学学院	30	255	10.0	15.0
4	李学初	南开大学信息技术科学学院	14	106	6.0	10.0