基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
推荐文章
RTL组合电路描述的Verilog HDL编译器的设计
Verilog HDL
ISCAS 85/89 Benchmark
寄存器传送级描述
编译器
电路测试
基于CAD工具的集成电路RTL质量快速评估方法
RTL-QA
代码净化
代码覆盖率
性能
可测性分析
功耗分析
基于功能仿真的RTL级低功耗优化
逻辑重组
预计算
操作隔离
RTL
低功耗
单率异步数据流语言的RTL文法设计
虚拟仪器
数据流语言
可视化编程
实时系统
实时逻辑
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 并发式RTL工具更早铲除设计危机
来源期刊 电子设计技术 学科 工学
关键词
年,卷(期) 2007,(1) 所属期刊栏目 技术前沿
研究方向 页码范围 24
页数 1页 分类号 TN1
字数 913字 语种 中文
DOI
五维指标
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (0)
参考文献  (0)
节点文献
引证文献  (0)
同被引文献  (0)
二级引证文献  (0)
2007(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
引文网络交叉学科
相关学者/机构
期刊影响力
电子设计技术
月刊
1023-7364
11-3617/TN
16开
北京市
1994
chi
出版文献量(篇)
5532
总下载数(次)
6
总被引数(次)
1789
论文1v1指导