指令cache体系结构级功耗控制策略研究

• 作者: 周宏伟 张民选
• 来源期刊: 电子学报
• 学科: 工学
• 关键词: 指令 cache 功耗 体系结构
• 年，卷（期）: 2008,（11）
• 所属期刊栏目: 学术论文
• 页码范围: 2107-2112
• 页数: 6页
• 分类号: TP302.1
• 字数: 5811字
• 语种: 中文
• DOI: 10.3321/j.issn:0372-2112.2008.11.005

摘要

随着工艺尺寸缩小及处理器频率提高,功耗问题已成为当代微处理器设计面临的主要挑战.传统的指令cache(I-Cache)功耗控制策略一般只单独降低指令cache的动态或者静态功耗.提出的两种改进的功耗控制策略,基于昏睡指令cache体系结构,能够更有效地同时降低指令cache的动态和静态功耗.一种称作"使用双预测端口路预测器的多路路预测策略",另一种称作"基于分阶段访问cache的按需唤醒预测策略",分别用于处理器前端流水线级数保持不变和可以增加额外前端流水线级数两种情形.实验结果表明:与传统的策略相比,提出的两种策略具有更优的能量效率,可以在不显著影响处理器性能的前提下,更有效地降低指令cache和处理器的功耗.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	张民选	国防科技大学计算机学院	71	251	8.0	12.0
2	周宏伟	国防科技大学计算机学院	16	31	3.0	4.0