影响PSM工艺产品良率因素的研究

• 作者: 程秀兰 赵伟
• 来源期刊: 电子与封装
• 学科: 工学
• 关键词: 良率 相位移掩膜 光阻 显影 扫描式曝光 光学邻近效应
• 年，卷（期）: 2008,（10）
• 所属期刊栏目: 微电子制造与可靠性
• 页码范围: 31-36,45
• 页数: 7页
• 分类号: TN305.7
• 字数: 5117字
• 语种: 中文
• DOI: 10.3969/j.issn.1681-1070.2008.10.009

摘要

文章围绕实际工作中遇到的0.13 μm Logic产品的良率问题展开.主要通过分析比较相位移掩膜工艺和传统铬膜工艺的优缺点,找出可能导致产品良率低的主要因素.最后集中分析光阻膜厚与关键尺寸大小的关系图.当关键尺寸小到0.13 μm以下时,前层图形的影响对光阻膜厚的选择至关重要,进而对良率也有相应的影响.通过针对光阻膜厚的选择建立理论模型,并设计相关实验进行验证,最后得到结论.在研究过程中会用到一些与光刻相关的先进机器设备和软件.硬件方面包括光阻涂布和显影机、扫描式曝光机、关键尺寸量测机、显影后检查硅片表面宏观缺陷的机器、检查硅片表面微观缺陷的机器等等,软件方面包括设计尺寸的检查软件、光学邻近效应修正软件等.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	赵伟	上海交通大学微电子学院	19	60	4.0	7.0
3	程秀兰	上海交通大学微电子学院	48	205	5.0	12.0