基于FPGA的高频时钟电路设计

• 作者: 吕继方 孙芸华 席仙梅 罗江平 赵豫斌 颜永红
• 来源期刊: 核电子学与探测技术
• 学科: 工学
• 关键词: 高频时钟 FPGA DLL PLL FADC
• 年，卷（期）: 2008,（4）
• 页码范围: 809-812
• 页数: 4页
• 分类号: TL81
• 字数: 2472字
• 语种: 中文
• DOI: 10.3969/j.issn.0258-0934.2008.04.034

摘要

本文介绍了运用FPGA和时钟芯片,产生高达1G的高频时钟的电路设计方法.经过调试电路达到了设计要求,证明该设计是合理的.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	颜永红		45	423	10.0	20.0
2	吕继方		5	23	3.0	4.0
3	罗江平		5	43	3.0	5.0
4	席仙梅		4	16	2.0	4.0
5	孙芸华		2	11	1.0	2.0
6	赵豫斌		1	1	1.0	1.0