基于阵列除法的数据接收/显示模块设计

• 作者: 刘建新 林华
• 来源期刊: 信息与电子工程
• 学科: 工学
• 关键词: 雷达 BIN码 BCD码 Verilog HDL语言 现场可编程门阵列
• 年，卷（期）: 2009,（4）
• 所属期刊栏目: 信号与信息处理
• 页码范围: 304-307
• 页数: 4页
• 分类号: TN957.52
• 字数: 2099字
• 语种: 中文
• DOI: 10.3969/j.issn.1672-2892.2009.04.013

摘要

主要介绍基于FPGA的脉冲雷达高度表串行高度数据接收/显示模块的设计.在系统讨论异步串行高度数据接收/显示模块的内部结构的基础上,提出了以不恢复余数除法为基础的BIN码到BCD码的转换算法,并构造了以移位、加/减法为基础的阵列除法器.该算法速度快,逻辑简单,非常适合实时性要求较强的场合.最后通过仿真波形验证其内部时序的正确性.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	林华	中国工程物理研究院电子工程研究所	9	75	4.0	8.0
2	刘建新	中国工程物理研究院电子工程研究所	15	120	6.0	10.0