基于FPGA的细粒度并行K-means算法加速器的设计与实现

• 作者: 倪时策 窦勇 赵建勋 雷元武
• 来源期刊: 计算机工程与科学
• 学科: 工学
• 关键词: K-means算法 FPGA 硬件加速器 浮点实现
• 年，卷（期）: 2009,（z1）
• 所属期刊栏目: 高性能计算机体系结构
• 页码范围: 64-67
• 页数: 4页
• 分类号: TP303
• 字数: 4560字
• 语种: 中文
• DOI: 10.3969/j.issn.1007-130X.2009.A1.020

摘要

本文在深入分析K-means算法计算特征的基础上,基于FPGA平台提出并实现了一种细粒度的并行浮点K-means算法.设计采用了阵列多PE并行处理的任务划分策略,实现了处理单元间的负载平衡,采用数据驱动的流水线隐藏片外存储访问,设计了一种基于脉动阵列结构的主从多PE并行计算阵列,并在单片FPGA(XC5VLX330)上成功集成了4个PE.实验结果表明,我们提出的K-means算法加速器结构具备良好的可扩展性.通过实验测试,我们的实现方案相对于Pentium 4 2.66 GHz 单处理器程序达到了15倍的加速比.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	窦勇	国防科技大学计算机学院	33	85	4.0	7.0
2	赵建勋		12	39	4.0	5.0
3	雷元武	国防科技大学计算机学院	7	34	2.0	5.0
4	倪时策	国防科技大学计算机学院	2	8	2.0	2.0