基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
数字锁相环在实际通信系统中应用广泛,但其精确的环路参数设计比较困难.针对这一问题,以数字反正切载波恢复锁相环为例给出了一种环路参数设计方法,利用模拟环路和数字环路的对应关系,完成数字锁相环的参数设计.仿真结果表明了该方法的有效性.
推荐文章
一种全数字锁相环的设计与应用
现场可编程逻辑阵列(FPGA)
全数字式锁相环(ADPLL)
平滑源切换
稳态相差
锁定时间
一种FPGA实现的全数字锁相环
锁相环
全数字
FPGA
逻辑仿真
一种基于FPGA的全数字锁相环设计
FPGA
verilogHDL
全数字锁相环(DPLL)
自动变模
一种可编程全数字锁相环的设计与实现
全数字锁相环
电子设计自动化
计算机仿真
可编程
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 一种数字锁相环的参数设计方法
来源期刊 信息工程大学学报 学科 工学
关键词 数字锁相环 环路参数设计 反正切载波恢复环
年,卷(期) 2010,(3) 所属期刊栏目
研究方向 页码范围 287-290
页数 分类号 TN914.3
字数 2709字 语种 中文
DOI 10.3969/j.issn.1671-0673.2010.03.008
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 季仲梅 信息工程大学信息工程学院 14 47 3.0 6.0
2 仵国锋 信息工程大学信息工程学院 14 45 3.0 6.0
3 朱世磊 信息工程大学信息工程学院 4 13 2.0 3.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (0)
参考文献  (0)
节点文献
引证文献  (10)
同被引文献  (14)
二级引证文献  (2)
2010(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2011(3)
  • 引证文献(3)
  • 二级引证文献(0)
2012(2)
  • 引证文献(2)
  • 二级引证文献(0)
2013(1)
  • 引证文献(1)
  • 二级引证文献(0)
2015(1)
  • 引证文献(1)
  • 二级引证文献(0)
2016(3)
  • 引证文献(1)
  • 二级引证文献(2)
2017(1)
  • 引证文献(1)
  • 二级引证文献(0)
2020(1)
  • 引证文献(1)
  • 二级引证文献(0)
研究主题发展历程
节点文献
数字锁相环
环路参数设计
反正切载波恢复环
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
信息工程大学学报
双月刊
1671-0673
41-1196/N
大16开
郑州市科学大道62号
2000
chi
出版文献量(篇)
2792
总下载数(次)
2
总被引数(次)
9088
论文1v1指导