流水线电路的容错设计

• 作者: 吴珍妮 曹源 梁华国 陈秀美 黄正峰
• 来源期刊: 微型机与应用
• 学科: 工学
• 关键词: 软错误 锁存器 触发器
• 年，卷（期）: 2010,（9）
• 页码范围: 28-31
• 分类号: TP302.8
• 字数: 2088字
• 语种: 中文
• DOI: 10.3969/j.issn.1674-7720.2010.09.009

摘要

随着集成电路特征尺寸进入纳米级,高能粒子造成的软错误已对电路的正常工作构成严重威胁.流水线电路具有工作频率高、时序单元数量多的特点,易受软错误影响.本文对时序单元进行容错性能分析,并结合流水线电路的特点,利用新型容错时序单元结构,提出了一种容软错误的流水线电路设计方案.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	梁华国	合肥工业大学电子科学与应用物理学院	192	1611	19.0	30.0
2	黄正峰	合肥工业大学电子科学与应用物理学院	101	590	14.0	19.0
3	吴珍妮	合肥工业大学计算机与信息学院	4	18	2.0	4.0
4	陈秀美	合肥工业大学计算机与信息学院	4	18	2.0	4.0
5	曹源	合肥工业大学计算机与信息学院	7	44	4.0	6.0