基于数字后处理算法的并行交替采样ADC系统

• 作者: 刘树彬 周浩 安琪 李玉生 赵雷
• 来源期刊: 数据采集与处理
• 学科: 工学
• 关键词: 模/数变换 高速电路设计 数字滤波 并行交替采样
• 年，卷（期）: 2010,（4）
• 页码范围: 537-543
• 分类号: TN792
• 字数: 4024字
• 语种: 中文
• DOI: 10.3969/j.issn.1004-9037.2010.04.022

摘要

为了在现有的模/数转换(ADC)芯片的技术条件下提高模/数转换系统的性能,在并行交替采样系统失配误差修正算法的基础上,研制了8-bit 4-Gsps并行交替采样ADC系统.该系统中4个1-Gsps ADC通道并行采样同一模拟信号;以锁相环和可调延迟线芯片为核心,组成低jitter,低skew的多相时钟产生电路,为各ADC逼连提供交替采样时钟;在FPGA芯片双倍速I/O和内部集成锁相环的支持下,使用单片FPGA芯片接收ADc系统产生的高速并行数据,并完成数据同步、重排和缓存,通过USB接口读出.基于模拟数字混合滤波嚣组的数字后处理算法修正了各ADC通道间的增益、偏置和采样间隔三种失配误差.测试结果表明,该并行交瞽采样ADC系统在4-Gsps采样率下,对200 MHz与803 MHz正弦波信号分别达到6.89 b与5.81 b的ENOB以及51.81 dB和S1.13 dB的SFDR,接近ADC芯片手册给出的性能.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	李玉生	中国科学技术大学近代物理系	5	67	5.0	5.0
2	安琪	中国科学技术大学近代物理系	57	549	14.0	20.0
3	刘树彬	中国科学技术大学近代物理系	37	264	9.0	14.0
4	赵雷	中国科学技术大学近代物理系	25	210	9.0	14.0
5	周浩	中国科学技术大学近代物理系	29	147	8.0	11.0