作者:
基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
针对现有△∑延时锁定环中调制器的功耗问题,提出一种基于类分数分频的△∑延时锁定环的设计方法.通过使用分频器,降低△∑延时锁定环中调制器、电荷泵、相位选择器等模块的工作频率,由此减小设计难度,并解决了传统结构中的调制器功耗和相位切换的毛刺问题.同时采用自参考多相时钟和FIR噪声滤除技术解决了使用分频器造成的相位模糊以及量化噪声的恶化问题.测试结果表明,该结构可以在基于低频△∑调制中实现低于1ps的时域分辨率,并且获得与传统结构相当的时钟抖动性能.
推荐文章
一种新型混合信号时钟延时锁定环电路设计
延时锁定环(DLL)
电荷泵
数字鉴相器
压控延时线(VCDL)
一种适用于三维芯片间时钟同步的全数字延时锁定环设计
全数字延时锁定环
时钟同步
三维集成电路
一种新型分频器的设计实现
任意分频器
FPGA
频率合成器
除法器
基于VHDL的小数分频器设计
双模
小数分频器
频率计
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 一种基于类分数分频的△∑延时锁定环的设计
来源期刊 西华大学学报(自然科学版) 学科 工学
关键词 类分数 锁相环 延时锁定环 △∑调制
年,卷(期) 2011,(5) 所属期刊栏目 机电工程
研究方向 页码范围 57-60,68
页数 分类号 TN492
字数 1859字 语种 中文
DOI 10.3969/j.issn.1673-159X.2011.05.016
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 易鸿 四川文理学院物理与工程技术系 37 55 4.0 6.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (0)
参考文献  (4)
节点文献
引证文献  (0)
同被引文献  (0)
二级引证文献  (0)
2006(2)
  • 参考文献(2)
  • 二级参考文献(0)
2007(1)
  • 参考文献(1)
  • 二级参考文献(0)
2008(1)
  • 参考文献(1)
  • 二级参考文献(0)
2011(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
研究主题发展历程
节点文献
类分数
锁相环
延时锁定环
△∑调制
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
西华大学学报(自然科学版)
双月刊
1673-159X
51-1686/N
大16开
四川省成都市金牛区
1982
chi
出版文献量(篇)
3399
总下载数(次)
6
总被引数(次)
16135
  • 期刊分类
  • 期刊(年)
  • 期刊(期)
  • 期刊推荐
论文1v1指导