基于FPGA的数字基带传输位同步恢复

• 作者: 梁芳
• 来源期刊: 无线电工程
• 学科: 工学
• 关键词: FPGA 位同步 全数字锁相环
• 年，卷（期）: 2011,（12）
• 所属期刊栏目: 信号与信息处理
• 页码范围: 21-22
• 分类号: TN391.9
• 字数: 1043字
• 语种: 中文
• DOI: 10.3969/j.issn.1003-3106.2011.12.007

摘要

提出了一种基于全数字锁相环提取数字基带传输位同步时钟的设计方案，该方案采用环路鉴相器产生误差信号控制本地位同步电路的添加／扣除门在时钟输出的脉冲序列中附加或扣除1个或几个脉冲实现同步。给出了该方案的整体电路，并经VHDL程序设计．在MaxplusU环境下做了时序仿真，从仿真结果分析了设计方法可实现数字基带传输位同步时钟的提取。

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	梁芳		10	36	3.0	6.0