基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
文中从控制信号和数据通路两个方面入手,设计了信号在不同时钟域之间的同步电路。采用直接锁存法和锁存反馈法来控制信号的跨时钟域传递,电路简洁、高效;采用异步FIFO(First In First Out)实现数据信号的同步,并通过格雷码和两级锁存来进行指针的跨时钟域传递,FIF0缓冲区的空满判断采用修改后的格雷码,对n+1位的编码可以节省(n^2-n-2)/2次异或操作。该设计解决了信号跨时钟域传递时可能出现的亚稳态问题。
推荐文章
SoC中跨时钟域的信号同步设计
亚稳态
异步同步器
跨时钟域
SoC
FPGA设计中跨时钟域信号同步方法
FPGA
跨时钟域
同步
亚稳态
多时钟域的异步信号的参考解决
多时钟域
亚稳定性
异步信号
单时钟设计
异步时钟域的亚稳态问题和同步器
异步电路设计
亚稳态
同步器
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 数字信号在不同时钟域间同步电路的设计
来源期刊 电子元器件应用 学科 工学
关键词 同步电路 异步FIFO 格雷码 亚稳态
年,卷(期) 2011,(7) 所属期刊栏目
研究方向 页码范围 41-43
页数 3页 分类号 TN949.7
字数 语种
DOI
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 刘宗福 5 0 0.0 0.0
2 马冬冬 4 0 0.0 0.0
3 郭新民 2 0 0.0 0.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (0)
参考文献  (3)
节点文献
引证文献  (0)
同被引文献  (0)
二级引证文献  (0)
2005(1)
  • 参考文献(1)
  • 二级参考文献(0)
2011(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
研究主题发展历程
节点文献
同步电路
异步FIFO
格雷码
亚稳态
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
电子元器件应用
月刊
1563-4795
大16开
西安市科技路37号海星城市广场B座240
1999
chi
出版文献量(篇)
5842
总下载数(次)
7
总被引数(次)
11366
论文1v1指导