基于门延时的数字TDC电路设计

• 作者: 徐东明 李大鹏 陈文宣
• 来源期刊: 中国集成电路
• 学科: 工学
• 关键词: 时间数字转换 环形门延时链 现场可编程门阵列 集成电路设计
• 年，卷（期）: 2011,（7）
• 所属期刊栏目: 设计
• 页码范围: 37-40
• 分类号: TN79
• 字数: 2152字
• 语种: 中文
• DOI: 10.3969/j.issn.1681-5289.2011.07.005

摘要

为了扩大时间数字转换(Time to Digital Converter,TDC)的测量范围并提高其分辨率,确保测量结果的正确有效,提出了一种数字TDC电路的设计方法.采用与工艺无关的环形门延时单元的设计方法,缩小了电路规模,且可以方便地移植到其它系统中.通过Verilog HDL语言对该设计进行了RTL级的描述,最后通过了时序仿真和FPGA验证.该设计方法与现有设计方法相比,使用较少的逻辑资源达到了大量程高精度的测量要求,计数结果正确稳定.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	徐东明	西安邮电学院通信与信息工程学院	57	191	6.0	10.0
2	陈文宣		5	21	2.0	4.0
3	李大鹏	西安邮电学院电子工程学院	1	16	1.0	1.0