基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
针对ME算法VLSI结构进行了分析,提出ME算法的流水线及最小化VLSI结构,以满足数据处理速率不断提高的需求.并利用该算法实现结构设计了一种低资源占用率、低成本的高速RS译码器.逻辑综合及仿真结果表明,基于Altera公司CycloneII系列FPGA的RS(255,239)译码器,工作时钟达210MHz,可满足数据速率1.68 Gb·s-1的编译码要求.
推荐文章
基于RiBM算法的RS译码器设计和实现
RS码
RiBM算法
FPGA
处理速率
基于新Euclid实现结构的高速RS译码方案及FPGA实现
RS译码器
修正的Euclid算法
高速
FPGA
一种RS码译码器的硬件实现方法
RS码
BM叠代算法
编码器
译码器
一种用于PLC系统的多码率RS码译码器
电力线通信
PLC系统
RS码
多码率
译码器
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 一种基于ME算法的RS译码器VLSI高速实现方法
来源期刊 电子科技 学科 工学
关键词 RS码 ME算法 钱搜索算法 Forney算法
年,卷(期) 2011,(4) 所属期刊栏目 协议·算法及仿真
研究方向 页码范围 17-19
页数 分类号 TP301.6
字数 2370字 语种 中文
DOI 10.3969/j.issn.1007-7820.2011.04.006
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 马健 空军工程大学工程学院 38 172 8.0 11.0
2 王卫民 空军工程大学工程学院 10 42 4.0 6.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (0)
参考文献  (1)
节点文献
引证文献  (1)
同被引文献  (4)
二级引证文献  (1)
1985(1)
  • 参考文献(1)
  • 二级参考文献(0)
2011(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2013(2)
  • 引证文献(1)
  • 二级引证文献(1)
研究主题发展历程
节点文献
RS码
ME算法
钱搜索算法
Forney算法
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
电子科技
月刊
1007-7820
61-1291/TN
大16开
西安电子科技大学
1987
chi
出版文献量(篇)
9344
总下载数(次)
32
总被引数(次)
31437
论文1v1指导