高速RS(204,188)译码器的FPGA实现

• 作者: 许林峰
• 来源期刊: 电讯技术
• 学科: 工学
• 关键词: 数字视频广播 RS(204,188)译码器 流水线 BM算法 现场可编程门阵列 硬件描述语言
• 年，卷（期）: 2007,（4）
• 所属期刊栏目: 研究与开发
• 页码范围: 152-155
• 页数: 4页
• 分类号: TN949.197|TN764
• 字数: 1982字
• 语种: 中文
• DOI: 10.3969/j.issn.1001-893X.2007.04.036

摘要

介绍了数字电视广播中广泛采用的RS(204,188)译码器原理和FPGA实现方案,采用并行的三级流水线结构以提高速度,并根据Berlekamp-Massey(BM)算法对译码器进行了优化设计,减少了硬件消耗.译码器的最大时钟频率可以达到75MHz.译码器的性能仿真和FPGA实现验证了该方案的可行性.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	许林峰	电子科技大学电子工程学院	7	16	3.0	4.0