高速并行LDPC编码的FPGA实现

• 作者: 俞帆 叶荣润 黄聪
• 来源期刊: 无线电工程
• 学科: 工学
• 关键词: 低密度奇偶校验码 生成矩阵 CCSDS 矩阵存储
• 年，卷（期）: 2012,（3）
• 所属期刊栏目: 信号与信息处理
• 页码范围: 25-26,37
• 分类号: TN911.22
• 字数: 1600字
• 语种: 中文
• DOI: 10.3969/j.issn.1003-3106.2012.03.008

摘要

LDPC码具有优异的误码性能,并被很多协议采用,其中CCSDS规范就采用了LDPC码。符合CCSDS规范的LDPC码编码器的设计目的是满足卫星实际应用的需求,降低卫星信道传输的误码率。实现了8位并行LDPC码编码,并优化了矩阵信息的存储设计。在XC2V3000 FPGA实测中,8位并行编码吞吐量达到800 Mbps。

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	叶荣润		3	13	2.0	3.0
2	俞帆		6	20	2.0	4.0
3	黄聪		2	2	1.0	1.0