作者:
基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
针对目前广泛应用的低功耗低速嵌入式设备,以减少面积为目标,本文给出一个精简的实现AES加密算法的硬件结构.在字节置换模块的设计中,改进采用查找表的方法而只用组合逻辑实现,采用将GF(28)域中的元素映射为复合域GF(24)来求逆的方法,大量减少资源占用;对混合列计算进行优化设计;最后,采用Altera的Cyclone芯片基于VHDL语言实现AES加密算法,并给出仿真结果.
推荐文章
IPSec加密芯片中AES加密核的设计与FPGA实现
IPSec
AES
FPGA
两级流水线
列混合
全通用AES加密算法的FPGA实现
AES加密算法
非流水线
密钥扩展
现场可编程门阵列(FPGA)
Verilog HDL语言的AES密码算法FPGA优化实现
AES算法
Verilog HDL
FPGA实现
一种优化的AES算法及其FPGA实现
AES算法
全流水线
FPGA
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 AES加密的资源优化设计及FPGA实现
来源期刊 计算机与现代化 学科 工学
关键词 对称块加密 Rijndael算法 高级加密标准 高斯域
年,卷(期) 2012,(11) 所属期刊栏目 信息安全
研究方向 页码范围 145-148,189
页数 5页 分类号 TP309|TP368.1
字数 2945字 语种 中文
DOI 10.3969/j.issn.1006-2475.2012.11.036
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 殷伟凤 浙江传媒学院电子信息学院 13 28 3.0 4.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (1)
共引文献  (10)
参考文献  (4)
节点文献
引证文献  (2)
同被引文献  (6)
二级引证文献  (5)
1991(1)
  • 参考文献(0)
  • 二级参考文献(1)
2002(1)
  • 参考文献(1)
  • 二级参考文献(0)
2004(1)
  • 参考文献(1)
  • 二级参考文献(0)
2006(1)
  • 参考文献(1)
  • 二级参考文献(0)
2010(1)
  • 参考文献(1)
  • 二级参考文献(0)
2012(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2013(1)
  • 引证文献(1)
  • 二级引证文献(0)
2014(2)
  • 引证文献(0)
  • 二级引证文献(2)
2016(1)
  • 引证文献(0)
  • 二级引证文献(1)
2017(1)
  • 引证文献(0)
  • 二级引证文献(1)
2019(1)
  • 引证文献(0)
  • 二级引证文献(1)
2020(1)
  • 引证文献(1)
  • 二级引证文献(0)
研究主题发展历程
节点文献
对称块加密
Rijndael算法
高级加密标准
高斯域
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
计算机与现代化
月刊
1006-2475
36-1137/TP
大16开
南昌市井冈山大道1416号
44-121
1985
chi
出版文献量(篇)
9036
总下载数(次)
25
总被引数(次)
56782
论文1v1指导