新型总线中并行CRC算法的设计与实现

• 作者: 张伟功 朱晓燕 杜瑞 邓哲
• 来源期刊: 计算机工程与设计
• 学科: 工学
• 关键词: 循环冗余校验码(CRC) 高可靠嵌入式系统 故障容错 动态重构 高速串行总线
• 年，卷（期）: 2013,（1）
• 所属期刊栏目: 嵌入式系统工程
• 页码范围: 131-135
• 页数: 5页
• 分类号: TN911
• 字数: 3745字
• 语种: 中文

摘要

为了对动态可重构高速串行总线UM-BUS进行差错控制,提出了一种用于新型总线数据校验的四通道并行CRC算法.根据UM-BUS的多通道并发通信方式和通道动态组织特点,采用四体FIFO进行数据缓冲存储,并设计了满足总线特点的四通道并行CRC编解码器.在此基础上,给出了它的FPGA实现方案和仿真结果.该并行CRC编解码器,可实时计算总线通信数据的CRC校验码,已成功的应用于动态可重构高速串行总线系统中,实现对突发错误的实时检测,通信速率达到100Mbps/通道.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	张伟功	首都师范大学北京市高可靠嵌入式系统技术工程研究中心	43	138	6.0	9.0
2	邓哲	首都师范大学北京市高可靠嵌入式系统技术工程研究中心	3	21	2.0	3.0
3	朱晓燕	首都师范大学北京市高可靠嵌入式系统技术工程研究中心	8	42	5.0	6.0
4	杜瑞	首都师范大学北京市高可靠嵌入式系统技术工程研究中心	2	21	2.0	2.0