一种RapidIO IP核的设计与验证

• 作者: 何嘉文 李攀 田泽 蔡叶芳
• 来源期刊: 计算机技术与发展
• 学科: 工学
• 关键词: RapidIO IP核设计 验证方法
• 年，卷（期）: 2014,（10）
• 所属期刊栏目: 智能、算法、系统工程
• 页码范围: 97-100
• 页数: 4页
• 分类号: TP39
• 字数: 3437字
• 语种: 中文
• DOI: 10.3969/j.issn.1673-629X.2014.10.023

摘要

RapidIO总线是第三代总线的代表，是处理器之间实现互联的最佳选择。但国内对于此技术的研究尚处于起步阶段，使用者也多以购买国外成熟IP为主。文中基于RapidIO V1.3协议，介绍了一种RapidIO总线的设计和实现方法，之后对其进行了全面的虚拟平台测试和FPGA平台测试。测试结果表明，该RapidIO总线符合RapidIO V1.3协议，且设计实现方式简单，复用性好，可以作为RapidIO接口方便地应用于FPGA和芯片设计中。

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	田泽		122	777	15.0	20.0
2	蔡叶芳		12	168	8.0	12.0
3	李攀		12	125	8.0	11.0
4	何嘉文		3	13	1.0	3.0