长期演进(LTE)中基于ASIC速率匹配算法的并行设计

• 作者: 刘涛 汪玉
• 来源期刊: 科学技术与工程
• 学科: 工学
• 关键词: 长期演进(LTE) 速率匹配 并行处理 ASIC
• 年，卷（期）: 2014,（22）
• 所属期刊栏目: 论文
• 页码范围: 56-61
• 页数: 6页
• 分类号: TN929.5
• 字数: 5367字
• 语种: 中文

摘要

给出一种基于ASIC的长期演进(LTE)速率匹配并行设计方案.速率匹配是LTE物理层比特级处理流程中重要的一步,LTE的高峰值速率要求其并行处理.已有的并行设计方案需要用到大量的小容量RAM,用于ASIC时会增加片上存储的面积.深入分析速率匹配算法的特性,通过数据分组和添加少量哑元,只用了少量的RAM实现了8 bit并行处理.在Synopsys VCS平台仿真并用Synopsys DC工具综合,结果表明本方案性能满足LTE宏站(三个20 MHz扇区)的需求,而存储面积相比于现有的使用大量小RAM的方案显著减小.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	刘涛		3	3	1.0	1.0
2	汪玉	清华大学电子工程系	4	1	1.0	1.0