基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
结合YHFT-XX芯片中存在很多长路径的特点,对物理设计中长线的优化进行了研究,主要研究了三种中继器的插入对延时的影响,得出了不同长线下插入中继器的最优尺寸以及最优延时.结合具体的工程实践,运用得出的结论优化了长路径的延时.通过规整的中继器插入,将长线上中继器单元以及中继器单元间的间距进行优化,使得路径延时更小,通过跨模块的中继器插入优化,采用穿通技术,有效减小了延时,提升了芯片的时序性能.
推荐文章
YHFT-DSP外部同步存储器接口时序设计优化
时序电路
外部同步存贮器接口(ESMIF)
时序优化
时钟提前
虚延时
VLSI互联线的延时优化研究
VLSI
互联线延时
缓冲器
优化
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 YHFT-XX芯片中长线延时优化策略
来源期刊 计算机工程与科学 学科 工学
关键词 中继器 长线 优化 延时
年,卷(期) 2015,(1) 所属期刊栏目 高性能计算
研究方向 页码范围 23-27
页数 5页 分类号 TN47
字数 2611字 语种 中文
DOI 10.3969/j.issn.1007-130X.2015.01.004
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 郭阳 国防科学技术大学计算机学院 39 252 9.0 14.0
2 詹武 国防科学技术大学计算机学院 1 1 1.0 1.0
3 刘祥远 国防科学技术大学计算机学院 4 4 1.0 2.0
4 丁艳平 国防科学技术大学计算机学院 1 1 1.0 1.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (0)
参考文献  (2)
节点文献
引证文献  (1)
同被引文献  (0)
二级引证文献  (0)
2012(1)
  • 参考文献(1)
  • 二级参考文献(0)
2013(1)
  • 参考文献(1)
  • 二级参考文献(0)
2015(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2018(1)
  • 引证文献(1)
  • 二级引证文献(0)
研究主题发展历程
节点文献
中继器
长线
优化
延时
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
计算机工程与科学
月刊
1007-130X
43-1258/TP
大16开
湖南省长沙市开福区德雅路109号国防科技大学计算机学院
42-153
1973
chi
出版文献量(篇)
8622
总下载数(次)
11
总被引数(次)
59030
  • 期刊分类
  • 期刊(年)
  • 期刊(期)
  • 期刊推荐
论文1v1指导