基于原模图LDPC码的联合信源信道译码器的硬件实现

• 作者: 卢静 吕毅博 洪少华 王琳
• 来源期刊: 重庆邮电大学学报（自然科学版）
• 学科: 工学
• 关键词: 联合信源信道译码器(JSCD) 原模图LDPC码 准循环扩展 FPGA
• 年，卷（期）: 2015,（6）
• 所属期刊栏目: 通信与电子
• 页码范围: 775-780
• 页数: 6页
• 分类号: TN92
• 语种: 中文
• DOI: 10.3979/j.issn.1673-825X.2015.06.012

摘要

采用FPGA(field programmable gate array)设计基于原模图低密度奇偶校验(low density parity check,LDPC)码的联合信源信道译码器,信道部分和信源部分都是由原模图LDPC码组成.在原模图LDPC码联合译码器的硬件实现架构中,通过2步循环扩展得到了适合硬件实现的准循环原模图LDPC码,译码器信息的迭代更新采用TDMP (Turbo decoding message passing)分层译码算法,采用的归一化最小和算法使得P-JSCD(photograph-based joint source and channel decoding)具有部分并行结构.最后,为了降低资源消耗和译码延迟,采用了提前终止迭代策略.基于FPGA平台的硬件实现结果表明,该联合译码器的译码性能非常接近相应的浮点算法,并且最大时钟频率达到193.834 MHz,吞吐量为24.44 Mbit/s.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	王琳	厦门大学信息科学与通信学院	99	468	10.0	15.0
2	吕毅博	厦门大学信息科学与通信学院	5	31	3.0	5.0
3	洪少华	厦门大学信息科学与通信学院	3	14	2.0	3.0
4	卢静	重庆邮电大学通信与信息工程学院	1	3	1.0	1.0