高速低功耗双尾比较器的设计

• 作者: 任志德 郭春生
• 来源期刊: 电子器件
• 学科: 工学
• 关键词: 模拟电路设计 双尾比较器 优化设计 高速 低功耗
• 年，卷（期）: 2015,（6）
• 所属期刊栏目: 电子电路设计分析及应用
• 页码范围: 1312-1315
• 页数: 4页
• 分类号: TN402
• 字数: 2503字
• 语种: 中文
• DOI: 10.3969/j.issn.1005-9490.2015.06.021

摘要

针对比较器速度和功耗两大指标的优化，对一款新提出的双尾比较器进行了改善和提高。通过增加交叉耦合式的正反馈通路提高了比较器速度，以减少电源到地的支路条数和电路中器件个数来降低功耗。仿真证明，其所能处理的最大输入信号频率从原来的1.7 GHz提高到了2.5 GHz。随工作频率的逐渐升高，其节省的功耗也越来越大。当工作频率为1.7 GHz时，可节省43.94%的功耗，且功耗延时积提高63.7%。此款双尾比较器更适用于高速、低功耗的模数转换电路之中。

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	郭春生	北京工业大学电子信息与控制工程学院	44	302	10.0	15.0
2	任志德	北京工业大学电子信息与控制工程学院	2	3	1.0	1.0