一种FPGA实现中时钟偏移(skew)的快速修复方法

• 作者: 常迎辉 杨松芳 田素雷
• 来源期刊: 中国集成电路
• 关键词: FPGA 时钟偏移 延迟链
• 年，卷（期）: 2015,（5）
• 所属期刊栏目: 设计
• 页码范围: 21-23,42
• 页数: 4页
• 字数: 2474字
• 语种: 中文

摘要

通常在使用FPGA综合工具进行综合设计时,将时钟信号配置在全局时钟网络上,可有效抑制时钟偏移现象.但是为了保证和专用集成电路的结构一致,或者受到锁相环数量的限制,需要采用触发器作为分频电路.这样不可避免的会导致主时钟和分频时钟之间的偏移(skew)过大.针对该问题,本文提出了一种时钟偏移的快速修复方法,该方法通过手动插入时钟延迟链、将时钟模块锁定在指定区域以及手动给时钟分配全局缓冲器(global buffer)等手段,精确控制主时钟和分频时钟的相对时延,从而达到减少两个时钟之间的偏移的目的,进而满足高速、高性能的设计要求,保证了电路的正常工作.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	杨松芳	中国电子科技集团公司第五十四研究所	5	12	2.0	3.0
2	常迎辉	中国电子科技集团公司第五十四研究所	12	26	3.0	4.0
3	田素雷	中国电子科技集团公司第五十四研究所	7	34	2.0	5.0