基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
微处理器中完成一条有符号除法指令需要6个~38个周期。跳过符号处理直接用补码参与运算,可以节省符号处理的3个周期,从而提高除法器性能。为此,提出补码不恢复除法,将其运用于整数除法并给出算法证明,研究商的修正问题并给出解决方案。实验结果表明,该除法器在TSMC 130 nm工艺下的面积为12687μm2,完成一条有32位符号整数除法只需要2个~34个周期,相当于仅以多16%面积的硬件代价提升35%的有符号除法性能。
推荐文章
无符号整数按位快速排序算法
排序
算法
记录
基于Verilog计算精度可调的整数除法器的设计
整数除法
Verilog
处理速度
精确度
利用ASP实现数组存储结构的无符号超长整数的除法及开方运算
无符号超长整数
除法运算
开方运算
数组
ASP
高精度OFDM整数频偏与符号同步频域联合估计算法
正交频分复用
频率同步
整数倍频偏
符号同步
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 快速有符号整数除法算法及其低成本实现
来源期刊 计算机工程 学科 工学
关键词 有符号除法 整数除法 补码 商的修正 低成本 除法电路
年,卷(期) 2015,(4) 所属期刊栏目 ?开发研究与工程应用?
研究方向 页码范围 311-315
页数 5页 分类号 TP301.6
字数 4550字 语种 中文
DOI 10.3969/j.issn.1000-3428.2015.04.059
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 杨军 浙江大学超大规模集成电路设计研究所 59 513 11.0 19.0
2 陈志坚 浙江大学超大规模集成电路设计研究所 28 59 3.0 7.0
3 高锦炜 浙江大学超大规模集成电路设计研究所 1 0 0.0 0.0
4 莫鹏飞 浙江大学超大规模集成电路设计研究所 1 0 0.0 0.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (3)
共引文献  (7)
参考文献  (6)
节点文献
引证文献  (0)
同被引文献  (0)
二级引证文献  (0)
1972(1)
  • 参考文献(1)
  • 二级参考文献(0)
1987(1)
  • 参考文献(1)
  • 二级参考文献(0)
1998(1)
  • 参考文献(1)
  • 二级参考文献(0)
2004(1)
  • 参考文献(1)
  • 二级参考文献(0)
2007(1)
  • 参考文献(0)
  • 二级参考文献(1)
2008(3)
  • 参考文献(1)
  • 二级参考文献(2)
2009(1)
  • 参考文献(1)
  • 二级参考文献(0)
2015(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
研究主题发展历程
节点文献
有符号除法
整数除法
补码
商的修正
低成本
除法电路
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
计算机工程
月刊
1000-3428
31-1289/TP
大16开
上海市桂林路418号
4-310
1975
chi
出版文献量(篇)
31987
总下载数(次)
53
总被引数(次)
317027
论文1v1指导