基于FPGA的虚拟FIFO改进设计

• 作者: 叶圣江 张玉平
• 来源期刊: 沈阳工业大学学报
• 学科: 工学
• 关键词: 现场可编程门阵列 双倍速率 先入先出队列 系统互联 知识产权核 网络抖动 码流 节目参考时钟
• 年，卷（期）: 2016,（3）
• 所属期刊栏目: 信息科学与工程
• 页码范围: 298-303
• 页数: 6页
• 分类号: TN914
• 字数: 3645字
• 语种: 中文
• DOI: 10.7688/j.issn.1000-1646.2016.03.11

摘要

为了降低网络接口缓存设计的开发难度和复杂度,对现有基于FPGA的DDR2虚拟FIFO设计进行了改进.提出了以FPGA(EP4CGX150F672)为核心、DDR2(MT47H128M16RT-25E)为数据缓存、采用Qsys系统互联及IPCORE辅助搭建设计的改进方案,实现了DVB-IP分组TS流的快速缓存,平滑IP网络抖动,避免了数据码流丢失和延迟过大的问题.该设计方案在降低传统设计难度和复杂度的背景下,具有良好的存储器兼容性,同时具有系统资源丰富、容量大、成本低和开发周期短等优点,在众多DVB行业的设备中使用后效果良好.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	张玉平	成都工业学院通信工程学院	6	19	2.0	4.0
2	叶圣江	成都盟升科技有限公司遥感事业部	1	8	1.0	1.0